

Перв. примен.	ГКДЯ.431324.002
Справ. №	

СОГЛАСОВАНО
Начальник 166 ВП МО РФ
_____ С.И. Перов
« _____ » _____ 2007 г.

УТВЕРЖДАЮ
Генеральный директор
ОАО «СКТБ ЭС»
_____ И.Е. Лобов
« _____ » _____ 2007 г.

МИКРОСХЕМА ИНТЕГРАЛЬНАЯ

1273ПАЗР

Техническое описание

ГКДЯ.431324.002ТО

Инов. № подл.	Подп. и дата	Взам. инв. №	Инв. № дубл.	Подп. и дата

СОГЛАСОВАНО
Руководитель группы ВП
_____ Ю.П. Петров
« _____ » _____ 2007 г.

Главный конструктор ОКР
_____ С.М. Кононов
« _____ » _____ 2007 г.
Нормоконтроль
_____ Н.И. Васина
« _____ » _____ 2007 г.

Содержание

1	Введение.....	3
2	Назначение.....	4
3	Основные технические характеристики.....	5
4	Условное обозначение и назначение выводов ИС.....	10
5	Устройство и работа ИС.....	13
5.1	Блок-схема.....	13
5.2	Описание функционирования.....	15
5.3	Функция преобразования ЦАП.....	20
5.4	Источник опорного напряжения.....	22
5.5	Управляющий усилитель опорного источника.....	23
5.6	Аналоговые выходы.....	25
5.7	Входной цифровой интерфейс с чередующимися I и Q данными.....	27
5.8	Управляющий сигнал RESET/SLEEP.....	32
5.9	Потребляемая мощность.....	32
6	Применение ИС 1273ПА3Р.....	34
6.1	Схемы подключения выходов ИС.....	34
6.1.1	Дифференциальная схема подключения выходов с использованием трансформатора.....	35
6.1.2	Дифференциальная схема подключения выходов с использованием операционного усилителя.....	36
6.1.3	Недифференциальная схема подключения выходов без буфера.....	38
6.1.4	Дифференциальная схема подключения выходов со связью по постоянному току и сдвигом уровня.....	39
6.2	Рекомендации по разводке цепей питания и земли.....	40
6.3	Применение ИС 1273ПА3Р для квадратурной модуляции (КВДРМ).....	42

Инд. № подл.	Подп. и дата
Взам. Инв. №	Инв. № дубл.

1 Введение

Настоящее техническое описание предназначено для изучения интегральной микросхемы 1273ПА3Р, содержит описание принципа её работы, технические характеристики и другие сведения, необходимые для обеспечения полного использования технических возможностей микросхемы.

Инв. № подл.	Подп. и дата	Взам. Инв. №	Инв. № дубл.	Подп. и дата

2 Назначение

Интегральная микросхема 1273ПАЗР АЕЯР.431320.489ТУ –
двухканальный высокоскоростной 10-разрядный цифро-аналоговый
преобразователь, предназначенный для преобразования цифровых сигналов в
аналоговые с частотой до 40 МГц.

Инв. № подл.	Подп. и дата	Взам. Инв. №	Инв. № дубл.	Подп. и дата

3 Основные технические характеристики

3.1 Значения электрических параметров микросхемы 1273ПА3Р приведены в таблице 1.

Таблица 1 – Электрические параметры микросхемы 1273ПА3Р

Наименование параметра, единица измерения, режим измерения	Буквенное обозначение параметра	Норма параметра		Температура среды, °С
		не менее	не более	
1	2	3	4	5
Минимальный диапазон допустимых напряжений на токовых выходах ЦАП, В при $3\text{ В} \leq U_{\text{CCA}} \leq 5,5\text{ В}$; $2,7\text{ В} \leq U_{\text{CCD}} \leq 5,5\text{ В}$, $I_{\text{OUTFS}} = 10\text{ мА}$	δU_{OUT_I} δU_{OUT_Q}	-1 ¹⁾	1,25 ²⁾	25 ± 10 -60 ± 3 85 ± 3
Внутреннее опорное напряжение на выходе REFIO, В при $3\text{ В} \leq U_{\text{CCA}} \leq 5,5\text{ В}$; $2,7\text{ В} \leq U_{\text{CCD}} \leq 5,5\text{ В}$, $I_{\text{OUTFS}} = 10\text{ мА}$	$U_{\text{O_REF}}$	1,14	1,26	25 ± 10 -60 ± 3 85 ± 3
Выходной ток внутреннего источника опорного напряжения по выходу REFIO, нА при $3\text{ В} \leq U_{\text{CCA}} \leq 5,5\text{ В}$; $2,7\text{ В} \leq U_{\text{CCD}} \leq 5,5\text{ В}$, $I_{\text{OUTFS}} = 10\text{ мА}$	$I_{\text{O_REF}}$	80	-	25 ± 10 -60 ± 3 85 ± 3
Выходной ток полной шкалы по аналоговым выходам ³⁾ , мА при $3\text{ В} \leq U_{\text{CCA}} \leq 5,5\text{ В}$; $2,7\text{ В} \leq U_{\text{CCD}} \leq 5,5\text{ В}$	I_{OUTFS_I} I_{OUTFS_Q}	8	12	25 ± 10 -60 ± 3 85 ± 3
Входной ток на цифровых входах при $0 < U_I < 5,5\text{ В}$, мкА при $3\text{ В} \leq U_{\text{CCA}} \leq 5,5\text{ В}$; $2,7\text{ В} \leq U_{\text{CCD}} \leq 5,5\text{ В}$, $I_{\text{OUTFS}} = 10\text{ мА}$	I_I	-10	10	25 ± 10 -60 ± 3 85 ± 3
Ток потребления от источника U_{CCA} , мА при $3\text{ В} \leq U_{\text{CCA}} \leq 5,5\text{ В}$, $I_{\text{OUTFS}} = 10\text{ мА}$	I_{CCA}	-	29	25 ± 10 -60 ± 3 85 ± 3
Ток потребления от источника U_{CCD} , мА при $2,7\text{ В} \leq U_{\text{CCD}} \leq 5,5\text{ В}$, $I_{\text{OUTFS}} = 10\text{ мА}$, $f_{\text{CLK}} = 40\text{ МГц}$, $f_{\text{OUT}} = 1\text{ МГц}$	I_{CCD}	-	60	25 ± 10 -60 ± 3 85 ± 3
Нелинейность, МР при $3\text{ В} \leq U_{\text{CCA}} \leq 5,5\text{ В}$; $2,7\text{ В} \leq U_{\text{CCD}} \leq 5,5\text{ В}$, $I_{\text{OUTFS}} = 10\text{ мА}$	E_{L01_I} E_{L01_Q}	-2,75	2,75	25 ± 10 -60 ± 3 85 ± 3

Интв. № подл.	Подп. и дата
Взам. Интв. №	Интв. № дубл.
Подп. и дата	Подп. и дата

Продолжение таблицы 2

	1	2	3	4	5
	Дифференциальная нелинейность, МР при $3 \text{ В} \leq U_{\text{CCA}} \leq 5,5 \text{ В}$; $2,7 \text{ В} \leq U_{\text{CCD}} \leq 5,5 \text{ В}$ $I_{\text{OUTFS}} = 10 \text{ мА}$	E_{LD_I} E_{LD_Q}	-1	1,75	25 ± 10 -60 ± 3 85 ± 3
	Смещение, % от полной шкалы при $3 \text{ В} \leq U_{\text{CCA}} \leq 5,5 \text{ В}$; $2,7 \text{ В} \leq U_{\text{CCD}} \leq 5,5 \text{ В}$ $I_{\text{OUTFS}} = 10 \text{ мА}$	I_{OO_I} I_{OO_Q}	-0,05	0,05	25 ± 10 -60 ± 3 85 ± 3
	Рассогласование смещений ЦАП I и ЦАП Q, % от полной шкалы при $3 \text{ В} \leq U_{\text{CCA}} \leq 5,5 \text{ В}$; $2,7 \text{ В} \leq U_{\text{CCD}} \leq 5,5 \text{ В}$ $I_{\text{OUTFS}} = 10 \text{ мА}$	ΔI_{OO}	-0,1	0,1	25 ± 10 -60 ± 3 85 ± 3
	Погрешность в конечной точке характеристики преобразования, % от полной шкалы при $3 \text{ В} \leq U_{\text{CCA}} \leq 5,5 \text{ В}$; $2,7 \text{ В} \leq U_{\text{CCD}} \leq 5,5 \text{ В}$ $I_{\text{OUTFS}} = 10 \text{ мА}$	E_{G_I} E_{G_Q}	-5,5	5,5	25 ± 10 -60 ± 3 85 ± 3
	Рассогласование конечных точек характеристик преобразования ЦАП I и ЦАП Q, % от полной шкалы при $3 \text{ В} \leq U_{\text{CCA}} \leq 5,5 \text{ В}$; $2,7 \text{ В} \leq U_{\text{CCD}} \leq 5,5 \text{ В}$ $I_{\text{OUTFS}} = 10 \text{ мА}$	ΔI_{OUTFS}	-1	1	25 ± 10 -60 ± 3 85 ± 3
	Минимальное выходное сопротивление по аналоговым выходам ЦАП, кОм при $I_{\text{OUTFS}} = 10 \text{ мА}$, $3 \text{ В} \leq U_{\text{CCA}} \leq 5,5 \text{ В}$; $2,7 \text{ В} \leq U_{\text{CCD}} \leq 5,5 \text{ В}$ $4,5 \text{ В} \leq U_{\text{CCA}} \leq 5,5 \text{ В}$; $4,5 \text{ В} \leq U_{\text{CCD}} \leq 5,5 \text{ В}$ $3 \text{ В} \leq U_{\text{CCA}} < 4,5 \text{ В}$; $2,7 \text{ В} \leq U_{\text{CCD}} < 4,5 \text{ В}$	R_{O_I} R_{O_Q}	80 80 10	-	25 ± 10 -60 ± 3 85 ± 3
	Минимальное входное сопротивление по входу внешнего опорного напряжения REFIO, МОм при $3 \text{ В} \leq U_{\text{CCA}} \leq 5,5 \text{ В}$; $2,7 \text{ В} \leq U_{\text{CCD}} \leq 5,5 \text{ В}$ $I_{\text{OUTFS}} = 10 \text{ мА}$	R_{I_REF}	0,8	-	25 ± 10 -60 ± 3 85 ± 3
	Отношение сигнала к шуму и искажениям, дБ при $f_{\text{OUT}} = 1 \text{ МГц}$, $f_{\text{CLK}} = 40 \text{ МГц}$, $I_{\text{OUTFS}} = 10 \text{ мА}$ $4,5 \text{ В} \leq U_{\text{CCA}} \leq 5,5 \text{ В}$; $4,5 \text{ В} \leq U_{\text{CCD}} \leq 5,5 \text{ В}$ $3 \text{ В} \leq U_{\text{CCA}} < 4,5 \text{ В}$; $2,7 \text{ В} \leq U_{\text{CCD}} < 4,5 \text{ В}$	SINAD	56 15	-	25 ± 10 -60 ± 3 85 ± 3

Интв. № подл.	Подп. и дата
Взам. Интв. №	Интв. № дубл.
Подп. и дата	Подп. и дата

Продолжение таблицы 2

1	2	3	4	5
Эффективная разрядность, бит при $I_{OUTFS}=10$ мА $4,5 \text{ В} \leq U_{CCA} \leq 5,5 \text{ В}; 4,5 \text{ В} \leq U_{CCD} \leq 5,5 \text{ В}$ $3 \text{ В} \leq U_{CCA} < 4,5 \text{ В}; 2,7 \text{ В} \leq U_{CCD} < 4,5 \text{ В}$	ENOB	9	-	25 ± 10 -60 ± 3 85 ± 3
		2,19		
Полные гармонические искажения, дБ при $f_{OUT} = 1$ МГц, $f_{CLK} = 40$ МГц, $I_{OUTFS}=10$ мА $4,5 \text{ В} \leq U_{CCA} \leq 5,5 \text{ В}; 4,5 \text{ В} \leq U_{CCD} \leq 5,5 \text{ В}$ $3 \text{ В} \leq U_{CCA} < 4,5 \text{ В}; 2,7 \text{ В} \leq U_{CCD} < 4,5 \text{ В}$	THD	-	-53	25 ± 10 -60 ± 3 85 ± 3
			-15	
Динамический диапазон свободный от помех, дБ при $f_{OUT} = 1$ МГц, $f_{CLK} = 40$ МГц, $I_{OUTFS}=10$ мА в полосе частот от 0 до 6 МГц $4,5 \text{ В} \leq U_{CCA} \leq 5,5 \text{ В}; 4,5 \text{ В} \leq U_{CCD} \leq 5,5 \text{ В}$ $3 \text{ В} \leq U_{CCA} < 4,5 \text{ В}; 2,7 \text{ В} \leq U_{CCD} < 4,5 \text{ В}$	SFDR	59	-	25 ± 10 -60 ± 3 85 ± 3
		19		
Задержка распространения выходного сигнала, периодов входного синхросигнала при $3 \text{ В} \leq U_{CCA} \leq 5,5 \text{ В}; 2,7 \text{ В} \leq U_{CCD} \leq 5,5 \text{ В}$ $I_{OUTFS}=10$ мА	t_{DP}	-	60	25 ± 10 -60 ± 3 85 ± 3

1) При $4,5 \text{ В} \leq U_{CCA} \leq 5,5 \text{ В}; 4,5 \text{ В} \leq U_{CCD} \leq 5,5 \text{ В}$ отклонение от нормы не более +5 мВ;

при $3 \text{ В} \leq U_{CCA} < 4,5 \text{ В}; 2,7 \text{ В} \leq U_{CCD} < 4,5 \text{ В}$ отклонение от нормы не более +30 мВ при $T=(25 \pm 10)^\circ\text{C}$, $T=(-60 \pm 3)^\circ\text{C}$ и не более +200 мВ при $T=(85 \pm 3)^\circ\text{C}$.

2) При $4,5 \text{ В} \leq U_{CCA} \leq 5,5 \text{ В}; 4,5 \text{ В} \leq U_{CCD} \leq 5,5 \text{ В}$ отклонение от нормы не более минус 5 мВ;

при $3 \text{ В} \leq U_{CCA} < 4,5 \text{ В}; 2,7 \text{ В} \leq U_{CCD} < 4,5 \text{ В}$ отклонение от нормы не более минус 30 мВ при $T=(25 \pm 10)^\circ\text{C}$, $T=(-60 \pm 3)^\circ\text{C}$, и не более минус 200 мВ при $T=(85 \pm 3)^\circ\text{C}$.

3) Номинальный ток полной шкалы I_{OUTFS} является функцией опорного тока I_{REF} , который определяется выражением:

$$I_{REF} = U_{REF}/R_{REF},$$

где R_{REF} – значение программирующего резистора, устанавливаемого пользователем между выводами FSADJ и ACOM.

Инт. № подл.	Подп. и дата
Взам. Инв. №	Инв. № дубл.
Подп. и дата	

3.2 Предельно-допустимые и предельные режимы эксплуатации микросхем 1273ПАЗР приведены в таблице 2.

Таблица 2 – Предельно-допустимые и предельные режимы эксплуатации микросхем

Наименование параметра режима, единица измерения	Буквенное обозначение	Предельно-допустимый режим		Предельный режим	
		не менее	не более	не менее	не более
1	2	3	4	5	6
Напряжение источника питания цифровой части СБИС ЦАП, В	U_{CCD}	2,7	5,5	-0,3	6,0
Напряжение источника питания аналоговой части СБИС ЦАП, В	U_{CCA}	3,0	5,5	-0,3	6,0
Внешнее входное опорное напряжение, В	U_{I_REF}	0,1	1,25	-	-
Входное напряжение высокого уровня на цифровых входах, В при $U_{CCD}=5$ В	U_{IH1}	3,5	$U_{CCD}+0,3$	-	6,5*
Входное напряжение высокого уровня на цифровых входах, В при $U_{CCD}=3$ В	U_{IH2}	2,4	$U_{CCD}+0,3$	-	6,5*
Входное напряжение низкого уровня на цифровых входах, В	U_{IL}	0	0,8	-0,3	-
Частота входного синхросигнала, МГц	f_{CLK}	-	40	-	-

* При предельных режимах $U_{CCD} = 6$ В.

Инв. № подл.	Подп. и дата
Взам. Инв. №	Инв. № дубл.
Подп. и дата	Подп. и дата

Таблица 3 – Значения справочных параметров

Наименование параметра, единица измерения, режим измерения	Буквенное обозначение параметра	Норма параметра		Температура среды, °С
		не менее	не более	
1	2	3	4	5
Время установления выходного тока ¹⁾ , нс при $U_{CCA}=U_{CCD}=5$ В, $I_{OUTFS}=10$ мА; точность установления 0,25 % от конечного значения	t_{S_I} t_{S_Q}	-	42	25 ± 10
Максимальная частота преобразования ²⁾ , МГц при $U_{CCA}=U_{CCD}=5$ В, $I_{OUTFS}=10$ мА	$f_{c\ max}$	40	-	25 ± 10 -60 ± 3 85 ± 3
Время установления входных данных ³⁾ , нс	$t_{SU_D/WR}$	2,7	-	25 ± 10 -60 ± 3 85 ± 3
Время удержания входных данных ³⁾ , нс	$t_{H_D/WR}$	1,8	-	25 ± 10 -60 ± 3 85 ± 3
Длительность синхроимпульса ⁴⁾ (высокий уровень) ³⁾ , нс	t_{W_CH}	4,5	-	25 ± 10 -60 ± 3 85 ± 3
Длительность паузы между синхроимпульсами (низкий уровень) ³⁾ , нс	t_{W_CL}	4,5	-	25 ± 10 -60 ± 3 85 ± 3

¹⁾ Время установления выходного тока измеряют от момента начала изменения тока на выходе.

²⁾ Совпадает с максимальной частотой входного синхросигнала ($f_{CLK} = 40$ МГц), на которой проводятся измерения параметров.

³⁾ Условия, для которых приведены настоящие параметры следующие :
 $U_{CCA}=U_{CCD}=5$ В, $I_{OUTFS}=10$ мА,

⁴⁾ Положительный фронт синхросигнала не должен вырабатываться в течение 4 нс, начиная с момента времени "положительный фронт сигнала WRITE + 1 нс".

Инд. № подл.	Подп. и дата
Взам. Инв. №	Инд. № дубл.
Подп. и дата	Подп. и дата

4 Условное графическое обозначение и назначение выводов ИС

4.1 Условное графическое обозначение микросхемы 1273ПА3Р приведено на рисунке 1.




Рисунок 1 – Условное графическое обозначение ИС 1273ПА3Р

Инд. № подл.	Подп. и дата
Взам. Инв. №	Инд. № дубл.
Подп. и дата	Подп. и дата

4.2 Назначение выводов микросхемы 1273ПАЗР приведено в таблице 4.

Таблица 4 – Назначение выводов микросхемы 1273ПАЗР

Номер вывода	Обозначение	Назначение вывода
1	DIN9	Цифровой вход данных, старший значащий разряд (СЗР)
2	DIN8	Цифровой вход данных, 8 разряд
3	DIN7	Цифровой вход данных, 7 разряд
4	DIN6	Цифровой вход данных, 6 разряд
5	DIN5	Цифровой вход данных, 5 разряд
6	DIN4	Цифровой вход данных, 4 разряд
7	DIN3	Цифровой вход данных, 3 разряд
8	DIN2	Цифровой вход данных, 2 разряд
9	DIN1	Цифровой вход данных, 1 разряд
10	DIN0	Цифровой вход данных, младший значащий разряд (МЗР)
11	CLK	Вход синхроимпульса. По положительному фронту синхросигнала оба ЦАП изменяют свои выходы в соответствии с очередными данными, а цифровые фильтры считывают соответствующие входные регистры
12	WRITE	Вход записи. По положительному фронту этого сигнала входные регистры фиксируют данные
13	SELECT	Вход выбора. Высокий уровень этого логического сигнала направляет данные в ЦАП I, низкий уровень – в ЦАП Q
14	V _{CCD}	Вывод цифрового питания (от 2,7 до 5,5 В)
15	DGND	"Земля" цифровой части микросхемы
16	COMP3	Вывод внутреннего узла смещения цепей переключающих драйверов. Должен быть подключен к выводу AGND через внешний конденсатор 0,1 мкФ
17	QOUTA	Токовый выход ЦАП Q. Ток полной шкалы соответствует коду «все единицы»
18	QOUTB	Инверсный токовый выход ЦАП Q. Ток полной шкалы соответствует коду «все нули»

Инд. № подл.	Подп. и дата
Взам. Инв. №	Инв. № дубл.
Подп. и дата	Подп. и дата

Продолжение таблицы 4

Номер вывода	Обозначение	Назначение вывода
19	REFLO	Земля внутреннего источника опорного напряжения 1,2 В, если он используется. Для блокирования внутреннего ИОН настоящий вывод следует подключить к $V_{ССА}$
20	REFIO	Вход/выход опорного напряжения. Если внутренний источник опорного напряжения запрещен, то используется как вход внешнего опорного напряжения. Когда активирован внутренний источник, необходимо этот вывод подключать через конденсатор 0,1 мкФ к выводу AGND
21	FSADJ	Вывод установки выходного тока полной шкалы. Значение резистора, подключаемого между этим выводом и AGND, определяет ток полной шкалы
22	COMP2	Вывод внутреннего узла, позволяющий уменьшить полосу пропускания и шум. Этот вывод должен быть подключен к выводу $V_{ССА}$ через внешний конденсатор 0,1 мкФ для оптимизации характеристик
23	$V_{ССА}$	Вывод аналогового питания (от 3 до 5,5 В)
24	AGND	"Земля" аналоговой части микросхемы
25	IOUTB	Инверсный токовый выход ЦАП I. Ток полной шкалы соответствует коду «все нули»
26	IOUTA	Токовый выход ЦАП I. Ток полной шкалы соответствует коду «все единицы»
27	COMP1	Вывод внутреннего узла смещения цепей переключающих драйверов. Должен быть подключен к выводу AGND через внешний конденсатор 0,1 мкФ
28	RESET/SLEEP	Логический управляющий вход. При подаче на этот вход активного (высокого) уровня длительностью равной 4-м периодам синхросигнала или более ИС переводится в режим пониженного энергопотребления. При меньшей длительности выполняется операция сброса. Если вывод не используется, то он должен подключаться к DGND

Ив. № подл.	Подп. и дата
Взам. Ив. №	Ив. № дубл.
Подп. и дата	Подп. и дата

5 Устройство и работа ИС

5.1 Блок- схема ИС приведена на рисунке 2.




Рисунок 2 - Блок-схема ИС 1273ПА3Р

ИС 1273ПА3Р – это двухканальный высокоскоростной 10-разрядный КМОП ЦАП. ИС оптимизирована для применения в передатчиках широкополосных систем связи, в которых обрабатывается цифровая информация I и Q составляющих в процессе передачи. ИС содержит два 10-разрядных ЦАП, работающих с частотой до 40 МГц, два фильтра интерполяции «2×», источник опорного напряжения и цифровой интерфейс. ИС 1273ПА3Р принимает данные в каждый канал с частотой 20 МГц, затем данные интерполируются фильтрами «2×», благодаря чему число выборок удваивается (частота возрастает до 40 МГц), после чего оба ЦАП одновременно выполняют новое преобразование. Чередующиеся во входной последовательности I и Q данные поступают на вход

Инв. № подл.	Подп. и дата
Взам. Инв. №	Инв. № дубл.
Подп. и дата	
Инв. № подл.	

цифрового интерфейса, который содержит I-защелки, Q-защелки и управляющие логические цепи. Схема автомата обеспечивает правильное распределение I и Q данных в соответствующие каналы. Выходные данные защелок обрабатываются цифровыми интерполяционными фильтрами «2×», в результате чего требования к фильтрам реконструкции снижаются. Интерполированные данные от двух фильтров служат входными сигналами соответствующих ЦАП.

Оба ЦАП построены на основе набора сегментированных источников тока и переключающих устройств (ключей), что позволило минимизировать выбросы энергии и максимизировать динамическую точность. Каждый ЦАП имеет дифференциальный токовый выход. Таким образом, выходной сигнал ИС может использоваться как дифференциальный, так и как недифференциальный. Оба ЦАП обновляют выходной сигнал одновременно и обеспечивают выходной ток 10 мА (номинально) на полную шкалу. Кроме того, каналы ЦАП согласованы в пределах 0,07 дБ (то есть, 0,75 %), что устраняет необходимость в дополнительных схемах калибровки усиления.

ИС 1273ПАЗР производится по КМОП технологии. ИС функционирует от двух источников питания (напряжение цифрового питания: от 2,7 до 5,5 В; напряжение аналогового питания: от 3 до 5,5 В); потребляемая мощность 490 мВт.

Основные достоинства микросхемы:

- два 10-разрядных ЦАП, функционирующих на частоте до 40 МГц. Пара согласованных высокоскоростных ЦАП оптимизирована по характеристикам искажений для передачи составляющих компонент I и Q;

- два цифровых фильтра-интерполятора «2×». Согласованные интерполяционные FIR фильтры с коэффициентом подавления в полосе блокировки равным 62,5 дБ предваряют каждый ЦАП, что смягчает требования к фильтрам реконструкции;

- выходной ток полной шкалы может быть снижен с целью уменьшения потребляемой мощности. Кроме того, ИС имеет дежурный режим работы, в который ИС переводится в периоды простоя и в котором потребление снижается;

Интв. № подл.	Подп. и дата
Взам. Интв. №	Интв. № дубл.
Подп. и дата	Подп. и дата

- встроенный источник опорного напряжения. ИС 1273ПА3Р содержит температурно-компенсированный источник опорного напряжения 1,2 В;
- единая 10-разрядная входная цифровая шина данных. ИС 1273ПА3Р имеет гибкий цифровой интерфейс, позволяющий реализовать различные варианты записи в регистры-защелки ЦАП, в том числе, с различной скоростью.

5.2 Описание функционирования

ИС 1273ПА3Р представляет собой двухканальный высокоскоростной 10-разрядный КМОП ЦАП, способный функционировать на частоте до 40 МГц. ИС оптимизирована для применения в передающих частях коммуникационных систем, использующих принцип квадратурной (I и Q) модуляции. Хорошо согласованные характеристики каналов устраняют необходимость во внешних схемах калибровки. Использование в каналах I и Q данных двух согласованных интерполяционных фильтров «2×» снижает требования к частотным фильтрам реконструкции. ИС 1273ПА3Р принимает данные от одной 10-ти разрядной входной шины данных, на которую выставляются чередующиеся I и Q данные.

ИС 1273ПА3Р состоит из двух частей: аналоговой и цифровой. Аналоговая часть содержит два согласованных 10-ти разрядных ЦАП, источник опорного напряжения 1,20 В и управляющий опорный усилитель, с помощью которого задается диапазон полной шкалы. Цифровая часть содержит два интерполяционных фильтра «2×», схемы декодирующей логики и некоторые дополнительные интерфейсные схемы. Аналоговый и цифровой блоки ИС имеют отдельные шины питания и входы питания (V_{CCA} и V_{CCD}). Допустимый диапазон напряжения цифрового питания: от 2,7 до 5,5 В, что позволяет адаптировать уровни ТТЛ, как для КМОП логики с питанием 3,3 В, так и 5 В. Питание аналоговой части ограничено диапазоном от 3 до 5,5 В.

Инд. № подл.	Подп. и дата
Взам. Инв. №	Инв. № дубл.
Подп. и дата	Подп. и дата

Каждый ЦАП содержит большой набор источников тока на р-канальных МОП транзисторах. Такой набор способен обеспечить ток полной шкалы (I_{OUTFS}) до 10 мА. В состав набора источников тока входят 15 источников тока, соответствующих четырем СЗР (MSBs) цифрового кода. Следующим 4-м битам цифрового кода (средние разряды) соответствуют 15 источников тока со значением каждого тока $1/16$ от тока источников СЗР. Оставшимся двум МЗР (LSBs) входного кода соответствуют три источника тока со значением $1/4$ от тока средних разрядов. Все вышеперечисленные токи направляются в один из двух выходных узлов (IOUTA и IOUTB) через РМОП дифференциальные ключи.

Ток полной шкалы каждого ЦАП, I_{OUTFS} , определяется единым опорным напряжением и единым управляющим усилителем, в результате чего достигается отличное согласование двух ЦАП по усилению и температурному дрейфу. Ток полной шкалы I_{OUTFS} может быть установлен от 1 мА до 10 мА с помощью внешнего резистора R_{SET} . Внешний резистор совместно с опорным управляющим усилителем и опорным напряжением U_{REFIO} устанавливает опорный ток I_{REF} , который отражается токовыми зеркалами в сегментных источниках тока так, чтобы ток полной шкалы соответствовал заданному значению. Ток полной шкалы I_{OUTFS} точно равен $16 \times I_{REF}$. ЦАП I и ЦАП Q одновременно изменяют свои выходные сигналы по нарастающему фронту синхросигнала CLK согласно цифровым данным от соответствующих цифровых интерполяционных фильтров «2×». В сущности, интерполяционные фильтры «2×» умножают частоту входных данных каждого ЦАП на коэффициент «два» и одновременно уменьшают величину первого образа в спектре. Поскольку ИС 1273ПАЗР работает с единой шиной данных, на которой чередуются данные I и Q, то частота приема входных данных I и Q равна половине частоты синхросигнала CLK. После интерполяции частота подачи данных I и Q к ЦАП I, ЦАП Q становится равной частоте сигнала CLK.

Инт. № подл.	Подп. и дата
Взам. Инв. №	Инв. № дубл.
Подп. и дата	Подп. и дата

Преимущества, которые дает применение интерполяционных фильтров, хорошо видны из рисунка 3, на котором показан дискретный синусоидальный сигнал на входе в интерполяционный фильтр и после него (частотный и временной домены).




Рисунок 3 – Пример воздействия интерполяционного фильтра во временном и частотном доменах

Образы входного синусоидального сигнала появляются около частот, кратных частоте дискретизации, т.е. на частотах $|\pm K F_s \pm f_a|$, (F_s – частота дискретизации; f_a – основная частота входного сигнала; $K=1, 2, 3, \dots$) в соответствии с теорией дискретизации. Учитывая, что частота выборки на входе каждого канала ЦАП (I и Q) составляет $f_{CLK}/2$, то частота 1-го образа равна $(f_{CLK}/2 - f_a)$. Эти нежелательные, но неизбежные образы будут также присутствовать в спектре сигнала на выходе реконструирующего ЦАП, хотя и модифицированные амплитудно-частотной характеристикой ЦАП « $\sin x/x$ ». Во многих применениях эти образы должны быть подавлены аналоговым фильтром, установленным после ЦАП. Сложность такого аналогового фильтра в общем случае определяется тем, насколько близко от основной частоты сигнала расположен первый образ и в какой степени требуется подавить образ. Возвращаясь к рисунку 3, легко заметить, что «новый» первый образ, ассоциируемый с более высокой частотой дискретизации после интерполяции, отодвигается дальше от основной частоты входного сигнала.

Подп. и дата
Инв. № дубл.
Взам. Инв. №
Подп. и дата
Инв. № подл.

«Старый» первый образ, ассоциируемый с более низкой частотой дискретизации до интерполяции, подавляется цифровым фильтром. В результате, полоса перехода аналогового фильтра реконструкции увеличивается, что позволяет упростить реализацию аналогового фильтра.

Цифровые интерполяционные фильтры каналов I и Q – идентичные симметричные КИХ фильтры на 43 звена. Каждый фильтр принимает только предназначенные ему I или Q данные от цифрового интерфейса. Частота входного синхросигнала CLK внутри ИС делится пополам, чтобы сформировать синхросигнал фильтров. Оба фильтра работают параллельно на частоте синхросигнала фильтров. Данные на выходе обоих фильтров появляются как на высокой фазе, так и на низкой фазе синхросигнала фильтров (его частота вдвое ниже частоты входного CLK). Таким образом, данные на выходах фильтров появляются с частотой входного синхросигнала CLK. Частотный отклик и отклик на δ -функцию интерполяционных фильтров показаны на рисунках 4 и 5. В таблице 5 приведены идеализированные коэффициенты фильтра, которые соответствуют приведенному отклику на δ -функцию.




Рисунок 4 – Амплитудно-частотная характеристика КИХ цифрового фильтра (реакция КИХ цифрового фильтра на δ -функцию в частотном домене)

Инв. № подл.	Подп. и дата	Взам. Инв. №	Инв. № дубл.	Подп. и дата



Рисунок 5 – Импульсная характеристика КИХ цифрового фильтра (реакция КИХ цифрового фильтра на δ -функцию)

Таблица 5 – Целочисленные коэффициенты КИХ фильтра на 43 звена

Младший коэффициент	Старший коэффициент	Целочисленное значение
H(1)	H(43)	1
H(2)	H(42)	0
H(3)	H(41)	-3
H(4)	H(40)	0
H(5)	H(39)	8
H(6)	H(38)	0
H(7)	H(37)	-16
H(8)	H(36)	0
H(9)	H(35)	29
H(10)	H(34)	0
H(11)	H(33)	-50
H(12)	H(32)	0
H(13)	H(31)	81
H(14)	H(30)	0
H(15)	H(29)	-131
H(16)	H(28)	0
H(17)	H(27)	216
H(18)	H(26)	0
H(19)	H(25)	-400
H(20)	H(24)	0
H(21)	H(23)	1264
H(22)		1998

И Inv. № подл.	Подп. и дата
Взам. Inv. №	И Inv. № дубл.
Подп. и дата	Подп. и дата

В цифровую часть ИС 1273ПА3Р входит также блок входного интерфейса для приема чередующихся данных I и Q с единой 10-ти разрядной интерфейсной шины. Этот блок разделяет данные I и Q так, что они направляются к соответствующим интерполяционным фильтрам «2×». Логический вход RESET/SLEEP выполняет две функции. Он обеспечивает сброс ИС или перевод ИС в режим пониженного энергопотребления.

5.3 Функция преобразования ЦАП

Каждый ЦАП имеет два комплементарных токовых выхода (дополнительных по отношению друг к другу). Это IOUT(A/B) и QOUT(A/B) для ЦАП I и ЦАП Q, соответственно. Отметим, что выходы QOUTA и QOUTB функционируют так же, как выходы IOUTA и IOUTB. На выход IOUTA выдается ток, близкий к значению тока полной шкалы I_{OUTFS}, когда на входе ЦАП код «все единицы» (то есть, код равен 1023), а на выходе IOUTB – дополняющее значение тока, то есть нулевое. Выходные токи на выводах IOUTA и IOUTB являются функцией входного кода и тока полной шкалы. Они могут быть выражены следующим образом:

$$I_{\text{IOUTA}} = (\text{КОД ЦАП}/1024) \times I_{\text{OUTFS}} \quad (1)$$

$$I_{\text{IOUTB}} = (1023 - \text{КОД ЦАП}/1024) \times I_{\text{OUTFS}}, \quad (2)$$

где КОД ЦАП может быть от 0 до 1023 (десятичное представление).

Как упоминалось выше, I_{OUTFS} является функцией опорного тока I_{REF}, который задается опорным напряжением U_{REFIO} и внешним резистором R_{SET}:

$$I_{\text{OUTFS}} = 16 \times I_{\text{REF}}, \quad (3)$$

$$\text{где } I_{\text{REF}} = U_{\text{REFIO}}/R_{\text{SET}} \quad (4)$$

Два токовых выхода, как правило, управляют резистивной нагрузкой непосредственно, или через трансформатор. Если требуется связь по постоянному току, то выводы IOUTA и IOUTB должны быть непосредственно соединены с согласованными, строго равными по номиналу, нагрузочными сопротивлениями R_{LOAD}, которые с другой стороны подключены к аналоговой земле AGND.

И Inv. № подл.	Подп. и дата
Взам. Inv. №	И Inv. № дубл.
Подп. и дата	Подп. и дата

Недифференциальное выходное напряжение, на выходах IOUTA и IOUTB равно:

$$U_{IOUTA} = I_{IOUTA} \times R_{LOAD} \quad (5)$$

$$U_{IOUTB} = I_{IOUTB} \times R_{LOAD} \quad (6)$$

Следует отметить, что напряжение полной шкалы U_{IOUTA} и U_{IOUTB} не должно превышать указанный в перечне параметров допустимый диапазон напряжений на токовых выходах (от минус 1 до 1,25 В), в противном случае параметры искажений и линейности не гарантируются.

Дифференциальное напряжение, U_{IDIFF} , между выводами IOUTA и IOUTB:

$$U_{IDIFF} = (I_{IOUTA} - I_{IOUTB}) \times R_{LOAD} \quad (7)$$

Производя подстановку значений I_{IOUTA} , I_{IOUTB} и I_{REF} , имеем:

$$U_{IDIFF} = \{(2 \times \text{КОД ЦАП} - 1023) / 1024\} \times (16 \times R_{LOAD} / R_{SET}) \times U_{REFIO} \quad (8)$$

Из последних двух уравнений видны некоторые преимущества дифференциального включения ИС 1273ПА3Р. Первое, дифференциальный режим работы исключает влияние источников синфазных ошибок токов I_{IOUTA} и I_{IOUTB} , таких как шумы и искажения. Второе, дифференциальный выходной ток, зависимый от входного кода и, следовательно, дифференциальное выходное напряжение U_{IDIFF} имеет величину вдвое большую, чем недифференциальное выходное напряжение (U_{IOUTA} или U_{IOUTB}), обеспечивая, таким образом, сигнал удвоенной мощности в нагрузку.

И Inv. № подл.	Подп. и дата
Взам. Inv. №	И Inv. № дубл.
Подп. и дата	Подп. и дата

5.4 Источник опорного напряжения

ИС 1273ПА3Р имеет внутренний источник опорного напряжения 1,2 В. Внутренний источник опорного напряжения может легко быть заблокирован (соответствующей коммутацией выводов), если предпочтительнее использование внешнего источника опорного напряжения. Вывод REFIO служит как вход или как выход в зависимости от того, какой источник опорного напряжения выбран, внутренний или внешний. Если вывод REFLO подключить к AGND, как показано на рисунке 6, то выбирается внутренний источник опорного напряжения 1,2 В, который подключается к выводу REFIO. В таком варианте к выводу REFIO должен быть подключен фильтрующий керамический конденсатор (емкостью 0,1 мкФ или более) относительно вывода REFLO. Если предполагается какая-либо внешняя нагрузка для выхода REFIO, то необходимо применять внешний буферный усилитель, имеющий малый входной ток (≤ 1 мкА).




Рисунок 6 – Использование внутреннего источника опорного напряжения

Чтобы заблокировать внутренний источник опорного напряжения, надо вывод REFLO соединить с V_{CCA} . В таком варианте внешний источник опорного напряжения может быть подключен к входу REFIO, как это показано на рисунке 7.

Инд. № подл.	Подп. и дата
Взам. Инв. №	Инв. № дубл.




Рисунок 7 – Использование внешнего источника опорного напряжения

В качестве внешнего опорного напряжения может быть использовано фиксированное напряжение высокой точности и малого дрейфа, а также изменяющееся опорное напряжение в случае необходимости управления усилением. Следует отметить, что фильтрующий конденсатор 0,1 мкФ в последнем случае не нужен, поскольку внутренний источник опорного напряжения отключен, а нагрузка внешнего источника опорного напряжения минимизирована высоким (1 МОм) входным сопротивлением по выводу REFIO.

5.5 Управляющий усилитель опорного источника

ИС 1273ПА3Р содержит внутренний управляющий усилитель, который используется для задания выходных токов полной шкалы обоих ЦАП I_{OUTFS} . Так как токи полной шкалы I_{OUTFS} обоих каналов (I и Q) определяются одним источником опорного напряжения и единой схемой управления, то обеспечивается отличное согласование (равенство) коэффициентов усиления по каналам. Управляющий усилитель представляет собой преобразователь «напряжение – ток» (см. рисунок 7), выходной ток которого I_{REF} определяется отношением U_{REFIO} к величине внешнего резистора R_{SET} (см. выражение (4)). Опорный ток I_{REF} копируется посредством сегментированных источников тока так, чтобы ток полной шкалы I_{OUTFS} соответствовал выражению (3).

ИОН	Подп. и дата
ИОН 1.2 В	Ион. № дубл.
REFLO	Взам. Ион. №
REFIO	Подп. и дата
FSADJ	Ион. № подл.

Управляющий усилитель обеспечивает широкий диапазон настройки величины тока полной шкалы I_{OUTFS} от 1 мА до 10 мА заданием I_{REF} от 62,5 мкА до 625 мкА. Широкий диапазон настройки I_{OUTFS} обеспечивает пользователю ряд преимуществ. Первое достоинство относится непосредственно к мощности, потребляемой ИС 1273ПА3Р от аналогового источника U_{CCA} , которая пропорциональна I_{OUTFS} . Второе преимущество – это регулируемый диапазон 20 дБ, который может быть полезен в системах с управляемым усилением.

Оптимальные динамические и шумовые характеристики ИС 1273ПА3Р получаются при подключении внешнего конденсатора 0,1 мкФ между выводами COMP2 и V_{CCA} . Полоса пропускания управляющего усилителя опорного напряжения при таком включении ограничивается на уровне 5 кГц. Так как, полоса на уровне «-3 дБ» соответствует основному полюсу и, следовательно, его основной постоянной времени, то время установления управляющего усилителя при ступенчатом изменении опорного напряжения на его входе может быть легко определено. Следует отметить, что к выходу управляющего усилителя (вывод COMP2) внутренне подключена емкость 50 пФ (на «землю») частотной коррекции, обеспечивающей стабильность работы при отсутствии внешнего конденсатора.

В зависимости от требований конкретных применений опорный ток I_{REF} может подстраиваться посредством изменения R_{SET} или, в случае применения внешнего опорного напряжения, изменением последнего. Когда значение резистора R_{SET} фиксировано, опорный ток I_{REF} может быть изменен путем изменения внешнего опорного напряжения на выводе REFIO (при заблокированном внутреннем источнике опорного напряжения) в допустимом диапазоне: от 0,1 В до 1,25 В. Вход REFIO может управляться от усилителя с одним питанием или от ЦАП. В результате, при фиксированном R_{SET} будет меняться опорный ток I_{REF} . Так как, входное сопротивление по входу REFIO составляет, приблизительно, 1 МОм, то простой и дешевый ЦАП типа R-2R с выходом по напряжению может использоваться в качестве драйвера входа REFIO. Такая схема показана на рисунке 8, где использован зарубежный ЦАП AD7524 с внешним опорным источником AD1580.

Ив. № подл.	Подп. и дата
Взам. Ив. №	Ив. № дубл.
Подп. и дата	Подп. и дата




Рисунок 8 – Внешний управляемый источник опорного напряжения с одним источником питания для ИС 1273ПА3Р

5.6 Аналоговые выходы

Как уже упоминалось ранее, каждый ЦАП (I и Q) имеет два комплементарных токовых выхода, которые позволяют построить схему для работы в дифференциальном или недифференциальном режиме. Выходные токи I_{IOUTA} и I_{IOUTB} могут быть преобразованы в комплементарные недифференциальные выходные напряжения U_{IOUTA} и U_{IOUTB} на резисторах R_{LOAD} в соответствии с выражениями (5) и (6). Дифференциальное напряжение U_{IDIFF} между точками с напряжениями U_{IOUTA} и U_{IOUTB} также может быть преобразовано в недифференциальное с помощью трансформатора или дифференциального усилителя.

На рисунке 9 приведена эквивалентная схема выходного каскада ЦАП (I или Q). Каскад состоит из ряда источников тока (РМОП), в котором каждый источник тока подключается к линии IOUTA или IOUTB посредством дифференциальных РМОП ключей. Следствием такой структуры каскада является довольно большой эквивалентный выходной импеданс по выходам IOUTA или IOUTB (около 100 кОм, 5 пФ).

Ив. № подл.	Подп. и дата
Взам. Ив. №	Ив. № дубл.
Подп. и дата	Подп. и дата




Рисунок 9 – Эквивалентная схема выходного каскада ИС 1273ПА3Р

Токовые выходы IOUTA и IOUTB могут быть подключены к точкам с потенциалами, лежащими в пределах допустимого диапазона, часть которого находится в отрицательной, а часть в положительной области. Отрицательная часть диапазона ограничена снизу значением «минус 1 В», которое диктуется ограничением по пробивному напряжению КМОП процесса. Установление на выходе напряжения меньше указанного значения (минус 1 В) может привести к пробую в выходном каскаде.

Положительная часть допустимого диапазона слабо зависит от значения выходного тока полной шкалы I_{OUTFS} . Предел положительной части диапазона несколько уменьшается от своего номинального значения 1,25 В при $I_{OUTFS} = 10$ мА до 1,00 В при $I_{OUTFS} = 2$ мА. Если схема применения ИС 1273ПА3Р требует расширения диапазона напряжений на выходах (IOUTA и/или IOUTB), то следует изменить величину R_{LOAD} соответственно (уменьшить). Функционирование ИС за пределом допустимого положительного значения диапазона оказывает неблагоприятное влияние на параметры линейности и искажений. Следует отметить, что ИС 1273ПА3Р обеспечивает оптимальные характеристики искажений в ограниченной области напряжений на токовых выходах IOUTA/V и QOUTA/V: внутри области плюс-минус 0,5 В.

Инт. № подл.	Подп. и дата
Взам. Инв. №	Инв. № дубл.
Подп. и дата	

5.7 Входной цифровой интерфейс с чередующимися I и Q данными

Цифровой интерфейс ИС 1273ПАЗР состоит из 10-ти линий данных, входного синхросигнала и 3-х управляющих сигналов. ИС разработана для функционирования на частоте 40 МГц. Входные 10-ти разрядные данные кодируются в стандартном положительном двоичном коде, в котором DB9 – это старший значащий разряд (СРЗ), а DB0 – младший значащий разряд (МРЗ). На выходы IOUTA (или QOUTA) выдается ток полной шкалы, если все биты данных равны логическим единицам. Выходы IOUTB (или QOUTB) являются комплементарными по отношению к выходам IOUTA или QOUTA. Таким образом, ток полной шкалы распределяется между двумя выходами будучи функцией входного кода.





Рисунок 10 – Блок-схема цифрового интерфейса

ИС 1273ПАЗР работает с одной 10-ти разрядной входной шиной данных, на которую поочередно выставляются I и Q данные. На рисунке 10 представлена упрощенная блок-схема цепей цифрового интерфейса, состоящего из двух регистров (на триггерах, работающих по фронту), двух мультиплексоров и автомата состояний. Чередующиеся I и Q данные выставляются на входную шину данных, откуда они забираются в выбранный входной регистр I или Q по положительному фронту входного сигнала WRITE. Содержимое входных

Инд. № подл.	Подп. и дата
Взам. Инв. №	Инв. № дубл.
Подп. и дата	Подп. и дата

регистров одновременно передается в соответствующие регистры интерполяционных фильтров, после каждого считывания Q-данных с входной шины, по нарастающему фронту синхросигнала CLK (см. рисунок 11). Автомат состояний гарантирует правильность парного формирования I и Q данных для подачи к соответствующим фильтрам и записи в них.



Примечания

1 Сигналы WRIT и CLK могут быть объединены вместе.


2 Промежуток времени $t_{d_C/WR} = 4$ нс; он начинается через 1 нс после положительного фронта сигнала WRIT. В течение длительности $t_{d_C/WR}$ запрещается подача положительного фронта сигнала CLK.

Рисунок 11 – Временная диаграмма логических сигналов цифрового интерфейса

Уровень сигнала SELECT во время положительного фронта сигнала WRITE определяет входной регистр, в который производится запись входных данных. При высоком уровне сигнала SELECT данные направляются в регистр I. При низком уровне сигнала SELECT во время нарастающего фронта сигнала WRITE данные направляются в регистр Q. Если сигнал SELECT удерживается в одном состоянии в режиме записи данных в ИС 1273ПА3Р, то данные будут заноситься в выбранный входной регистр фильтра с частотой вдвое меньшей частоты синхросигнала, ибо алгоритм предполагает чередование данных.

Автомат состояний управляет выработкой синхросигнала уменьшенной вдвое частоты и формированием пар I и Q входных данных. После сброса ИС 1273ПА3Р автомат состояний поддерживает правильное направление I и Q данных в соответствующие каналы. Диаграмма изменений состояний автомата показана на рисунке 12.

Ив. № подл.	Подп. и дата
Взам. Ив. №	Ив. № дубл.
Подп. и дата	Подп. и дата



Переход I – выработаны сигналы WRITE и SELECT (высокий), затем CLK

Переход Q – выработаны сигналы WRITE и SELECT (низкий), затем CLK

Переход N – нет сигнала WRITE, только CLK

Рисунок 12 – Диаграмма изменений состояний автомата ИС 1273ПА3Р

Изменение состояния автомата происходит по положительному фронту синхросигнала и является функцией текущего состояния и уровней сигналов WRITE, SELECT, SLEEP. Автомат состояний устанавливается в исходное состояние (сбрасывается) по первому нарастающему фронту CLK при активном (высоком) уровне сигнала RESET. После возвращения сигнала RESET на пассивный (низкий) уровень изменение состояния произойдет по первому положительному фронту сигнала CLK. Самые последние I и Q данные передаются в соответствующие интерполяционные фильтры только при переходе в состояние "фильтрация данных".

Следует отметить, что возможно правильно синхронизировать работу автомата состояний без выработки сигнала RESET. Для этого надо выполнить две или более записи Q данных подряд. В этом случае автомат состояний перейдет в состояние "Сброс" или "Данные к фильтру" (см. рисунок 12). Далее, запись I данных переведет автомат в состояние "Первое/1".

Проиллюстрируем работу автомата состояний на примере. Допустим, что ИС 1273ПА3Р работает с той же шиной данных, что и головной процессор, и последний сбрасывает автомат состояний в состояние RESET, выдавая высокий уровень на вход RESET/SLEEP на время одного периода синхросигнала. Временная диаграмма, приведенная на рисунке 13, соответствует варианту, когда

Ив. № подл.	Подп. и дата
Взам. Ив. №	Ив. № дубл.
Подп. и дата	Подп. и дата

входы WRITE и CLK ИС 1273ПАЗР соединены, а сигнал SELECT меняет свое состояние одновременно с данными. Так как, сигнал SELECT находится на высоком уровне в момент, когда сигнал RESET снимается (возвращается на низкий уровень), то I данные заносятся во входной регистр I по первому положительному фронту сигнала WRITE. По следующему положительному фронту сигнала WRITE, данные Q записываются в свой входной регистр, и по этому же фронту содержимое обоих входных регистров переписывается в соответствующие регистры I и Q фильтров. События повторяются и по следующему нарастающему фронту сигнала WRITE новые I данные будут зафиксированы во входном регистре I.




Рисунок 13 – Временная диаграмма

Цифровые входы ИС 1273ПАЗР совместимы с ИМС КМОП логики, причем, логические пороги ($U_{\text{THRESHOLD}}$) приблизительно равны половине напряжения цифрового питания U_{CCD} , то есть $U_{\text{THRESHOLD}} = U_{\text{CCD}}/2 (\pm 20 \%)$.

Внутренние цифровые схемы ИС 1273ПАЗР могут нормально функционировать при напряжении цифрового питания от 2,7 до 5,5 В. Благодаря этому, цифровые входы могут управляться уровнями ТТЛ, если напряжение цифрового питания выбрано так, что входные уровни ИС соответствуют максимальным значениям выходных напряжений высокого уровня $U_{\text{OH(MAX)}}$ ТТЛ драйверов. Напряжение цифрового питания от 3 до 3,3 В, в общем случае, обеспечивает полную совместимость с большинством семейств логики ТТЛ.

На рисунке 14 показана эквивалентная схема цифровой входной цепи линий данных, синхросигнала и сигнала RESET/SLEEP.

Ив. № подл.	Подп. и дата
Взам. Ив. №	Ив. № дубл.




Рисунок 14 – Эквивалентная схема цифрового входа

Так как, ИС 1273ПА3Р должна обновлять данные с частотой до 40 МГц, качество синхросигнала и сигналов данных имеет большое значение для оптимизации характеристик. Драйверы-формирователи сигналов данных для ИС 1273ПА3Р должны обеспечивать заданные времена предустановки и удержания относительно нарастающего фронта сигнала WRITE, а также, требуемые пороговые уровни входных сигналов данных. Драйвер внешнего синхросигнала, предназначенного для подачи на ИС 1273ПА3Р, должен иметь хорошую фазовую стабильность, удовлетворять требованиям к логическим уровням и скорости фронтов. Высокая скорость фронтов помогает минимизировать любую фазовую нестабильность, которая проявляется как фазовый шум в реконструированном выходном сигнале.

Проводники цифровых сигналов на платах должны быть насколько возможно короткими и равными по длине, чтобы избежать рассогласования по времени распространения. Целесообразно введение небольших сопротивлений (от 20 до 100 Ом) в цифровых цепях между выходами драйверов и входами ИС 1273ПА3Р, что способствует уменьшению выбросов и колебаний на проводниках цифровых входов, которые оказывают определенное влияние на выходные сигналы. Использование логических сигналов меньшего размаха и соответствующего напряжения питания цифровой части ИС также уменьшает влияние цифровых сигналов на выходные сигналы.

Инт. № подл.	Подп. и дата
Взам. Инв. №	Инв. № дубл.
Подп. и дата	Подп. и дата

5.8 Управляющий сигнал RESET/SLEEP

Управляющий сигнал RESET/SLEEP может быть использован для перевода ИС в режим пониженного энергопотребления или для установки внутренних цепей в исходное состояние. Если сигнал на входе RESET/SLEEP удерживается в активном (высоком) состоянии в течение более одного, но менее 4-х периодов синхросигнала, то внутренний автомат состояний будет сброшен. Если сигнал на входе RESET/SLEEP удерживается в активном (высоком) состоянии в течение 4-х или более периодов синхросигнала, то будет инициирован перевод ИС в режим пониженного энергопотребления. В режиме пониженного энергопотребления выходные токи отключаются и ток потребления снижается до 9 мА при напряжении питания в диапазоне от 3 до 5,5 В и допустимом диапазоне температур.

Время перехода в режим пониженного энергопотребления и время возврата в нормальный режим зависит от емкостей корректирующих конденсаторов, подключенных к выводам COMP1 и COMP3. При номинальной величине 0,1 мкФ ИС 1273ПАЗР требуется менее 5 мкс для перехода в режим пониженного энергопотребления и около 3,25 мс для возврата в нормальный режим.

5.9 Потребляемая мощность

Мощность, потребляемая ИС 1273ПАЗР, зависит от ряда факторов:

- напряжений питания аналоговой части $U_{ССА}$ и цифровой части $U_{ССД}$;
- выходного тока полной шкалы I_{OUTFS} ;
- частоты синхросигнала f_{CLK} ;
- формы реконструированного выходного сигнала.

Мощность рассеивания ИС прямо пропорциональна току потребления от аналогового источника $I_{ССА}$ и току потребления от цифрового источника $I_{ССД}$. Ток потребления от аналогового источника $I_{ССА}$ прямо пропорционален выходному току полной шкалы I_{OUTFS} , что показано на рисунке 15 и никак не зависит от частоты синхросигнала.

Инд. № подл.	Подп. и дата
Взам. Инв. №	Инв. № дубл.
Подп. и дата	Подп. и дата




Рисунок 15 – Зависимость тока потребления I_{CCA} от величины тока полной шкалы I_{OUTFS}

Напротив, ток потребления от цифрового источника питания I_{CCD} зависит от формы входного цифрового сигнала, частоты синхросигнала f_{CLK} и напряжения питания U_{CCD} . На рисунках 16 и 17 показаны графики зависимости тока потребления I_{CCD} цифрового питания от отношения частоты выходного синусоидального сигнала полной шкалы к частоте синхросигнала для ряда частот синхросигнала f_{CLK} при напряжении питания цифровой части ИС $U_{CCD} = 5$ В и $U_{CCD} = 3$ В, соответственно.




Рисунок 16 – Ток потребления I_{CCD} цифрового питания в зависимости от отношения частоты выходного синусоидального сигнала полной шкалы к частоте синхросигнала при напряжении питания цифровой части ИС $U_{CCD} = 5$ В

Инд. № подл.	Подп. и дата
Взам. Инв. №	Инв. № дубл.
Подп. и дата	Подп. и дата




Рисунок 17 – Ток потребления I_{CCD} цифрового питания в зависимости от отношения частоты выходного синусоидального сигнала полной шкалы к частоте синхросигнала при напряжении питания цифровой части ИС $U_{CCD} = 3$ В

6 Применение ИС 1273ПА3Р

6.1 Схемы подключения выходов ИС

В следующих подразделах описаны типовые схемы подключения выходов ИС 1273ПА3Р. Во всех случаях предполагается, что ток полной шкалы I_{OUTFS} равен 10 мА, если не указано иное. В тех применениях, где необходима оптимизация динамических параметров, надо использовать дифференциальное включение выходных сигналов ИС. Дифференциальная схема может быть реализована с помощью радиочастотного трансформатора или операционного усилителя. Схема с использованием трансформатора обеспечивает оптимизацию функционирования ИС на высокой частоте и рекомендуется для применения во всех случаях, когда нужна связь по переменному току. Операционный усилитель в дифференциальном включении подходит для использования в схемах, где необходима связь по постоянному току, биполярный выходной сигнал, усиление сигнала и (или) сдвиг уровня.

Интв. № подл.	Подп. и дата
Взам. Интв. №	Инв. № дубл.
Подп. и дата	Подп. и дата


Недифференциальный выходной сигнал подходит для использования в схемах, в которых требуется выходной сигнал однополярного напряжения. Положительное однополярное выходное напряжение может быть получено путем подключения выхода IOUTA и (или) IOUTB к резистору R_{LOAD} соответствующего номинала, который другим своим выводом соединен с землей AGND. Такое включение ИС может оказаться наиболее подходящим для систем с единственным питанием, в которых требуется связь по постоянному току и выходное напряжение относительно «земли». Альтернативный вариант – использование усилителя в качестве преобразователя "ток - напряжение", который будет преобразовывать выходной ток I_{IOUTA} или I_{IOUTB} в отрицательное однополярное напряжение. Последний вариант обеспечивает лучшую статическую линейность, так как вывод IOUTA или IOUTB подключен к «виртуальной земле».

6.1.1 Дифференциальная схема подключения выходов с использованием трансформатора

На рисунке 18 показано как радиочастотный трансформатор может быть использован для преобразования дифференциального выходного сигнала ИС 1273ПАЗР в недифференциальный. Дифференциальная схема подключения трансформатора к выходам ИС обеспечивает оптимальные характеристики искажений ИС при условии, что спектральный состав выходного сигнала ИС находится в полосе пропускания трансформатора. Радиочастотный трансформатор обеспечивает отличное подавление синфазного сигнала (то есть четных гармоник) и шума во всем частотном диапазоне. Трансформатор обеспечивает также гальваническую развязку и позволяет получить удвоенную мощность на нагрузке. Для согласования могут использоваться трансформаторы с различными коэффициентами импедансов. Очевидно, что трансформаторы обеспечивают связь только по переменному току. Вывод от середины первичной обмотки трансформатора должен быть подключен к «земле» (AGND), чтобы обеспечить путь прохождения выходных токов I_{IOUTA} и I_{IOUTB} .

Инд. № подл.	Подп. и дата
Взам. Инв. №	Инв. № дубл.
Подп. и дата	Подп. и дата

Комплементарные напряжения U_{IOUTA} и U_{IOUTB} на выходах IOUTA и IOUTB симметричны относительно «земли» AGND. Их значения должны находиться в пределах минимального диапазона допустимых напряжений (то есть, в области: от минус 1 до 1,25 В). В тех применениях, в которых вторичная обмотка трансформатора соединяется с нагрузкой R_{LOAD} через пассивный фильтр реконструкции или кабель, необходимо согласование с двух сторон. В таком случае между выходами IOUTA и IOUTB включается резистор R_{DIFF} , величина которого определяется коэффициентом импедансов трансформатора, и который обеспечивает необходимое согласование со стороны источника. В результате – малое значение КСВН (коэффициент стоячей волны по напряжению). Следует отметить, что, приблизительно половина мощности будет рассеиваться на резисторе R_{DIFF} .



* R_{DIFF} необходим при непрямом подключении вторичной обмотки трансформатора к R_{LOAD} (через пассивный фильтр или кабель).

Рисунок 18 – Применение дифференциальной трансформаторной схемы на выходах ИС 1273ПА3Р

6.1.2 Дифференциальная схема подключения выходов с использованием операционного усилителя

В качестве преобразователя дифференциального сигнала внедифференциальный может использоваться операционный усилитель, как показано на рисунке 19.

Ив. № подл.	Подп. и дата
Взам. Ив. №	Ив. № дубл.
Подп. и дата	




Рисунок 19 – Применение ОУ в качестве приемника дифференциального сигнала от ИС 1273ПА3Р со связью по постоянному току

Схема подключения ОУ выполнена с использованием двух одинаковых нагрузочных резисторов $R_{LOAD} = 50 \text{ Ом}$. Дифференциальное напряжение между выходами IOUTA и IOUTB преобразуется операционным усилителем (включенным по дифференциальной схеме) в недифференциальное. Между выходами IOUTA и IOUTB ИС 1273ПА3Р может быть включен (необязательный) конденсатор $C_{ОПТ}$, формирующий фильтр НЧ. Кроме того, введение этого конденсатора уменьшает искажения ОУ, предотвращая его перегрузку по входам при резком изменении сигнала на выходе ЦАП. Степень подавления синфазного сигнала такой схемой определяется обычно точностью согласования резисторов. В приведенной на рисунке схеме дифференциальный ОУ включен так, что он несколько усиливает сигнал. ОУ работает от двух источников питания и его выходной сигнал лежит в диапазоне, приблизительно, плюс-минус 1 В. Для использования должен выбираться высокоскоростной ОУ, способный обеспечить сохранение (не ухудшение) характеристик, присущих ИС 1273ПА3Р при использовании дифференциального выходного сигнала. При оптимизации схемы необходимо исходить из требуемого коэффициента усиления дифференциального сигнала; учитывать значения резисторов, соотношение которых определяет коэффициент усиления; учитывать способность ОУ обеспечить необходимый размах выходного напряжения.

Ив. № подл.	Подп. и дата
Взам. Ив. №	Ив. № дубл.
Подп. и дата	Подп. и дата

Для систем с одним источником питания может быть предложена схема, изображенная на рисунке 20. Схема выполняет сдвиг уровня, который необходим в этом случае. Аналоговый источник положительного питания $U_{ССА}$ используется как для ЦАП, так и для ОУ, а также для сдвига уровня дифференциального выходного сигнала ИС 1273ПА3Р к уровню середины напряжения питания ($U_{ССА}/2$).




Рисунок 20 - Применение ОУ в качестве приемника дифференциального сигнала от ИС 1273ПА3Р со связью по постоянному току и сдвигом уровня

6.1.3 Недифференциальная схема подключения выходов без буфера

На рисунке 21 показана схема включения ИС 1273ПА3Р, имеющая однополярный выходной сигнал с диапазоном от 0 до 0,5 В, который обеспечивается током полной шкалы $I_{OUTFS} = 10$ мА, протекающим через резистор $R_{LOAD} = 50$ Ом. Неиспользуемый выход (IOUTA или IOUTB) подключен к AGND прямо или через резистор R_{LOAD} . Могут выбираться различные значения I_{OUTFS} и R_{LOAD} , но так, чтобы выходные напряжения оставались в пределах допустимых значений (от минус 1 до 1,25 В).

Инов. № подл.	Подп. и дата
Взам. Инов. №	Инов. № дубл.
Подп. и дата	Подп. и дата




Рисунок 21 - Недифференциальная схема подключения выходов без буфера и выходным напряжением от 0 до 0,5 В

6.1.4 Дифференциальная схема подключения выходов со связью по постоянному току и сдвигом уровня

В некоторых применениях требуется такое использование ИС 1273ПА3Р, когда дифференциальный выходной сигнал подается к квадратурному повышающему преобразователю, работающему от одного источника питания. Большинство таких приборов имеют дифференциальные входы, но входной диапазон синфазного сигнала, обычно, не распространяется до уровня земли. Это означает, что выходной сигнал ИС 1273ПА3Р, диапазон которого начинается от уровня земли (см. рисунок 21), должен быть смещен в заданный (специфицированный) диапазон синфазного сигнала конкретного квадратурного повышающего преобразователя. На рисунке 22 показана дополнительная резисторная цепочка, которая обеспечивает сдвиг уровня.

Инв. № подл.	Подп. и дата
Взам. Инв. №	Инв. № дубл.
Подп. и дата	Подп. и дата




Рисунок 22 - Дифференциальная схема подключения выходов со связью по постоянному току и сдвигом уровня

Использование согласованных резисторных цепочек обеспечивает минимальное рассогласование смещений и усилений по каналам I и Q. Отметим, что смещающая резисторная цепочка вносит ослабление сигнала, приблизительно, на 6 дБ.

6.2 Рекомендации по разводке цепей питания и земли

При разработке систем, в которых пытаются достичь высокой точности и, одновременно, значительного быстродействия, качество разработки печатных плат не менее важно, чем разработка собственно ИМС. Поэтому, при разводке печатных плат следует руководствоваться требованиями к разводке радиочастотных схем: при выборе применяемых компонентов, размещении на плате, трассировке связей, трассировке проводников питания и земли, а также фильтрации питания.

Особое внимание во всех высокоскоростных, высокоточных системах должно уделяться заземлению и развязке питания. В ИС 1273ПА3Р предусмотрены отдельные выводы питания и земли аналоговой и цифровой частей для оптимизации распределения токов по землям в системе. В общем случае, аналоговое питание V_{CCA} должно фильтроваться на аналоговую землю AGND,

Ив. № подл.	Подп. и дата
Взам. Ив. №	Ив. № дубл.

Все выводы аналоговой земли ИС, земли источника опорного напряжения, и «земли» других аналоговых компонентов должны соединяться с «земляным» слоем непосредственно. Два земляных слоя "аналоговый" и "цифровой" должны быть соединены друг с другом проводником шириной 0,3 мм или 0,6 мм под микросхемой или около нее, но не далее 1,3 мм от нее для обеспечения оптимальных характеристик ИС. Особое внимание следует уделять тому, чтобы «земляной» слой был аккуратным и непрерывным под проводниками критичных сигналов. В цифровой части – это линии цифровых входов и линии всех синхросигналов. В аналоговой части – это выходы ЦАП, шины опорного напряжения и питания.

Шины питания рекомендуется выполнять слоями или широкими полосами, на что имеются две причины. Первая – обеспечивается малое сопротивление по пути распространения напряжения питания к компонентам-потребителям тока. Вторая – формируется некоторая емкость развязки между слоем (полосой) питания и слоем земли. Обязательно надо обращать внимание на взаимное расположение сигнальных проводников и мощных (сильноточных) «земель», чтобы избежать наведения сторонних напряжений на сигнальных «землях». Рекомендуется выполнять все соединения короткими, прямыми и физически близко расположенными к корпусам проводниками (насколько это возможно) с целью минимизации использования проводников для пропуска разных токов. Если получается, что длина проводника превышает 2,54 мм, то следует применять полосковый принцип выполнения соединения с установкой резисторного согласования. Необходимость и значение согласующего резистора зависит от конкретной используемой серии логики.

6.3 Применение ИС 1273ПАЗР для квадратурной модуляции (КВДРМ)

КВДРМ – это один из наиболее широко распространенных методов цифровой модуляции, используемых в цифровых системах связи. Этот метод модуляции используется как в системах частотного уплотнения FDM, так и в системах CDMA с распределением спектра.

Инд. № подл.	Подп. и дата
Взам. Инв. №	Инв. № дубл.
Подп. и дата	Подп. и дата

КВДРМ-сигнал – это сигнал несущей частоты, модулированный по амплитуде (амплитудная модуляция) и по фазе (фазовая модуляция). Такой сигнал может быть генерирован путем двух независимых модуляций сигналов одинаковой несущей частоты, но со сдвигом фазы на 90° . В результате имеется синфазная (In-phase) несущая компонента (I) и квадратурная (Quadrature) несущая компонента (Q), сдвинутая на 90° по фазе относительно компоненты I. Компоненты I и Q суммируются и продуцируют КВДРМ-сигнал на заданной несущей частоте.

Обычная традиционная блок-схема квадратурного модулятора показана на рисунке 24.




Рисунок 24 – Типовая блок-схема аналогового квадратурного модулятора

Модуляция выполняется аналоговым образом. При этом два ЦАП используются для формирования I и Q компонент в базовой полосе частот. Каждая сформированная компонента обычно пропускается через фильтр Найквиста, а затем подаётся на квадратурный смеситель. Согласованные фильтры Найквиста формируют и ограничивают спектр огибающей каждой компоненты, минимизируя, таким образом, межсимвольную интерференцию. Обычно, цифро-аналоговые преобразователи выставляют новые данные с частотой КВДРМ-символов или кратной ей, если интерполяционный фильтр предшествует ЦАП.

Интерполяционный фильтр, в общем случае, делает требования к аналоговому фильтру менее строгими и облегчает его реализацию. Сложные аналоговые фильтры могут вносить существенное рассогласование по усилению и фазе между двумя каналами. В квадратурном смесителе сигналы синфазной и квадратурной несущих частот модулируются I и Q компонентами, затем, они суммируются – результат: выходной КВДРМ-сигнал.

Инд. № подл.	Подп. и дата
Взам. Инв. №	Инв. № дубл.
Подп. и дата	

Лист регистрации изменений

Изм.	Номера листов (страниц)				Всего листов (страниц) в докум.	№ документа	Входящий № сопроводительного документа и дата	Подп.	Дата
	изменённых	заменённых	новых	аннулированных					
1	1	-	-	-	-	ГКДЯ.035-07	-		30.11.07

Инв. № подл.	Подп. и дата	Взам. Инв. №	Инв. № дубл.	Подп. и дата